MARLIN: Maritime LEO Interference mitigation

Lo scopo del progetto consiste nello sviluppare un ricevitore in banda base VDE-SAT (Interference-Resilient VDE-SAT Demodulator) integrato con soluzioni di Digital Signal Processing (DSP) per mitigare le interferenze a radiofrequenza (RFI). L’obiettivo è migliorare le prestazioni di demodulazione dell’Uplink (UL) in presenza di segnali interferenti (marittimi e terrestri) e consentire schemi di accesso satellitare non coordinati nelle bande VHF.

Benefici e Funzionalità Chiave

• Elaborazione in banda base: La mitigazione opera direttamente sui campioni raw IQ in uscita dalle fasi di ricezione VHF, ideale per piattaforme small satellite.
• Architettura a cascata: Le tecniche RFI vengono applicate in sequenza per abbattere la potenza interferente salvaguardando il segnale utile.
• Output & KPI: Ogni catena di demodulazione fornisce i payload (Link ID) e KPI chiave (stima SNR, Doppler Shift, PLR) per valutare le prestazioni.

Sfide Tecniche

• Limiti di calcolo On-Board: Combinare tecniche nel dominio del tempo/frequenza (Pulse/Frequency blanking), Interference Cancellation (IC) e Self-Interference Cancellation (SIC) richiede un carico computazionale elevato.
• Soluzione adattiva: A differenza delle stazioni di terra (con CPU/GPU ad alte prestazioni), l’elaboratore di bordo di un piccolo satellite eseguirà in tempo reale un subset selezionato delle tecniche di mitigazione disponibili.

Architettura di Sistema

• Front-End & Antenna: Uso di antenne direttive (es. Yagi o VHF array per tecniche boresight/null). Inclusione di un Automatic Gain Control (AGC) dinamico per evitare saturazione/compressione del segnale.
  
• Modulo eRFI: Elabora campioni IQ raw su una larghezza di banda di 150 kHz (suddivisa in 3 canali da 50 kHz ciascuno).
  
• Demodulazione Parallela: Esecuzione di 3 istanze parallele di demodulatori in banda base per gestire fino a 3 canali UL.
• Modulo MAI SIC: Separato dal modulo eRFI primario, gestisce le interferenze di accesso multiplo (MAI) integrandosi dopo un primo ciclo di demodulazione (specifico per Link ID20).

Pianificazione e Stato AttualeFasi di Sviluppo (18 Mesi)

• Fase 1: Trade-off analysis e survey dello stato dell’arte.
• Fase 2: Simulazioni tramite modelli MATLAB (blanking, notch filtering, IC, SIC).
• Fase 3: Implementazione software/hardware (C++/HDL).
• Fase 4: Testing in laboratorio e test dal vivo.